



SALPHOENIX®1A 系列 FPGA

PCI Express 定制向导 IP 用户手册

上海安路信息科技股份有限公司

IPUG011 (v1.5) 2024 年 04 月



目 录

1 IP 概述	1
1.1 功能描述	1
1.2 资源	2
2 IP 说明	3
2.1 界面说明	3
2.1.1 第一页 PCIe Basic	3
2.1.2 第二页 Capability 1	5
2.1.3 第三页 Capability 2	7
2.1.4 第四页 ID and Class	11
2.1.5 第五页 BAR	14
2.1.6 第六页 Port Control	16
2.1.7 第七页 Summary	19
2.2 生成的文件	21
3 IP 例化流程	22
4 IP 应用注意事项	24
4.1 实施注意事项	24
4.1.1 约束	24
4.1.2 txt 文件	24
4.1.3 dat 文件	24
4.2 仿真注意事项	24
4.2.1 库的编译	24
4.2.2 配置文件	24
版本信息	25



免责声明	25
------------	----



上海安路信息科技有限公司 SALPHOENIX®1A（以下简称 PH1A）系列 FPGA，内嵌了 PCI Express（以下简称为 PCIe）硬核。该硬核的详细说明，请见《UG913_安路科技 PH1A 系列 FPGA PCIe 用户手册》。本手册主要介绍如何通过 TD 软件 IP Generator 中的 PCI Express IP 图形化界面来配置、例化和使用 PCI Express 硬核。

1 IP 概述

本章介绍本 IP 的基本特性，包括所支持的器件，以及功能描述。

表 1-1 PH1A PCI Express CORE 支持的器件表

器件型号	支持
PH1A400SFG900	Yes
PH1A400SFG676	Yes
PH1A90SBG484	Yes
PH1A90SEG324	Yes
PH1A90SEG325	Yes
PH1A180SFG676	Yes

1.1 功能描述

本 IP 支持以下用户可配置选项：

- 支持 PCI Express Endpoint、Legacy PCI Express Endpoint, Root Port of PCI Express Root Complex
- PH1A 系列 FPGA 支持 Gen1/Gen2/Gen3 link speed, 支持 X1/X2/X4 link width
- 支持简易和高级配置模式
- 支持 1~2 个 Physical Function, 每个 Physical Function 支持 0~2 个 Virtual Function
- 支持 PME 和 ASPM
- 支持 Legacy INT/MSI/MSI-X
- 支持多个能力寄存器
 - FLR (Function Level Reset)
 - AER (Advanced Error Reporting)
 - Device SN (Serial Number)
 - ARI (Alternative Routing ID Interpretation)
 - SR-IOV (Single Root I/O Virtualization)



- TPH (TLP Processing Hints)
- ATS (Address Translation Services)
- SPCIE (Secondary PCI Express)
- ACS (Access Control Services)
- LTR (Latency Tolerance Reporting)
- PRS/PRI (Page Request Services/Page Request Interface)
- DPA (Dynamic Power Allocation)
- RTR (Readiness Time Reporting)
- RAS D.E.S (Reliability/Availability/Serviceability, Debug/Error injection/Statistics)
- 支持用户自定义的 Vendor ID/Device ID 和 Class Code
- 支持多个 BAR 空间
- 支持可选的用户接口

1.2 资源

PH1A 系列 FPGA PCIe IP 会根据客户定制时的不同选择，消耗少量的可编程资源，包括一个 PLL。消耗的可编程资源，主要用于 PCIe 控制器的初始化，以及对 PCIe 输出时钟，Clock Skew 的平衡。



2 IP 说明

2.1 界面说明

本 IP 一共有 7 个页面用于配置 PCI Express 硬核的参数。分别是“PCIe Basic”、“Capability 1”、“Capability 2”、“ID and Class”、“BAR”、“Port Control”和“Summary”，分别是 PCIe 的基本设置、Capability 寄存器设置 1、Capability 寄存器设置 2、Vendor ID/Device ID/Class Code 设置、BAR 设置、端口控制和总结页面。以下小节将分别介绍各个页面的选项的含义和使用方法。

2.1.1 第一页 PCIe Basic

PCIe Basic	Capability 1	Capability 2	ID and Class	BAR	Port Control	Summary
Device Type:	Legacy PCI Express Endpoint					
PCIe Generation:	Gen2					
Link Width:	X4					
Link Location:	Bank 83 and Bank 82					
Reference Clock Frequency:	Bank82 100MHz					
PCIe Application Mode:	Advanced					
PCIe AUX Clock Frequency:	25MHz					
PCIe Optimization						
☐ Include Pipeline Logic						
☒ Export DAT File						

图 2-1 IP GUI 第一页 PCIe Basic 图示

上图显示 IP 图形界面第一页“PCIe Basic”的默认设置选项。

Device Type

Device Type 默认选项为 PCI Express Endpoint，用户可选 PCI Express Endpoint, Legacy PCI Express Endpoint, Root Port of PCI Express Root Complex。当用户需要支持 IO 空间、作为 Completer 响应 Lock Memory 访问时，请选择 Legacy PCI Express Endpoint；否则，请选择 PCI Express Endpoint。当用户需要 FPGA 作为 RC 端时，请选择 Root Port of PCI Express Root Complex。

PCIe Generation

对于 PH1A 系列，PCIe Generation 默认选项为 Gen1，用户可选 Gen1/Gen2/Gen3。

Link Width

Link Width 默认选项为 X1，用户可选为 X1/X2/X4。用户配置为 X1、X2 或 X4，生成的 .v 文件端口上，用户分别看到 1、2 或 4 对差分对。硬核默认支持 Lane Reversal，无须特别设置。



Link Location

对于 PH1A400 以及 PH1A90，无论封装，PCIe IP 根据不同位宽，选择 SERDES BANK 的位置，x1 时为 BANK83 Lane1, x2 时为 BANK83 Lane0 和 Lane1，x4 时为 BANK82 和 BANK83 所有 lane。

对于 PH1A180，无论封装，PCIe IP 根据不同位宽，选择 SERDES BANK 的位置，x1 时为 BANK81 Lane1, x2 时为 BANK81 Lane0 和 Lane1，x4 时为 BANK81 和 BANK80 所有 lane。

Reference Clock Frequency

当前 PCIe IP 物理层差分参考时钟输入频率默认为 100Mhz。

对于 PH1A400，无论封装，Link Width 为 X1/X2 时，默认使用 BANK83 的差分参考时钟作为输入源；Link Width 为 X4 时，默认使用 BANK82 的差分参考时钟作为输入源。

对于 PH1A90，无论封装，Link Width 为 X1/X2 时，默认使用 BANK83 的差分参考时钟作为输入源；Link Width 为 X4 时，默认使用 BANK82 的差分参考时钟作为输入源，也可选 BANK83。

对于 PH1A180，无论封装，Link Width 为 X1/X2 时，默认使用 BANK81 的差分参考时钟作为输入源；Link Width 为 X4 时，默认使用 BANK80 的差分参考时钟作为输入源，也可选 BANK81。

PCIe Application Mode

PCIe Application Mode 默认为 Basic，用户可选为 Basic 或 Advanced。Base 为简易配置模式，用户不需要设置 PCI Express 的 Capability 寄存器。

PCIe Application Mode 只有被设置为 Advanced 时，用户才能设置第二页 Capability 1 和第三页 Capability 2。

PCIe AUX Clock Frequency

设置 PCIe 辅助时钟频率，可选 25Mhz、50Mhz。辅助时钟用于上电初始化 PCIe IP 配置。

Include Pipeline Logic

设置 PCIe IP 是否包含时序打拍优化逻辑，默认使能，建议用户使能该选项，有助于 PCIe IP 时序收敛。

Export DAT File

PCIe IP 配置信息生成与 IP 同名的 .dat 文件，.dat 信息可以存储到 rom 中，用做 PCIe 自恢复。在使能 Include Pipeline Logic 后，该选项强制使能。



2.1.2 第二页 Capability 1

第二页到第六页，会根据 Device Type 选择的不同，GUI 配置界面也会发生变化，对于 Device Type 选择为 PCI Express Endpoint, Legacy PCI Express Endpoint，以下简称为 EP，选择 Root Port of PCI Express Root Complex，以下简称为 RC。

The screenshot shows the 'Capability 1' tab in the IP GUI. It is divided into three main sections:

- Physical Functions:** Includes checkboxes for 'Physical Function 0' (checked) and 'Physical Function 1' (unchecked). Below are dropdowns for 'PFO MAX Payload Size' and 'PF1 MAX Payload Size', both set to '2048 Bytes'. There is also a checked checkbox for 'Extended Tag Field'.
- Virtual Functions:** Includes a tab for 'PF1_VFs'. Below is a checkbox for 'SR-IOV' (unchecked). A 'Number of VFs' dropdown is set to '0'. A 'VFs Device ID' field is set to '0000' with a range of '16' H0000~FFFF'.
- Power Management (PFO and PF1):** Includes checkboxes for 'D1 support' (checked) and 'D2 support' (unchecked). Below are checkboxes for 'D0', 'D1', 'D2', and 'D3hot'. The 'ASPM Support' section has radio buttons for 'No ASPM' (selected), 'L0s', 'L1', and 'L0s and L1'.

At the bottom, there is an 'Other PCIE Capability' section with checkboxes for 'Slot Clock Configuration' and 'Function Level Reset'. The 'OK' and 'Cancel' buttons are at the bottom right.

图 2-2 IP GUI 第二页 Capability 1 图示(EP)

The screenshot shows the 'Capability 1' tab in the IP GUI for a Root Complex (RC) device. It is divided into three main sections:

- Physical Functions:** Includes a checked checkbox for 'Physical Function 0'. Below are dropdowns for 'PFO MAX Payload Size' (set to '2048 Bytes') and 'PF1 MAX Payload Size'. There is also a checked checkbox for 'Extended Tag Field'.
- Power Management (PFO and PF1):** Includes checkboxes for 'D1 support' (checked) and 'D2 support' (unchecked). Below are checkboxes for 'D0', 'D1', 'D2', and 'D3hot'. The 'ASPM Support' section has radio buttons for 'No ASPM' (selected), 'L0s', 'L1', and 'L0s and L1'.
- Other PCIE Capability:** Includes checkboxes for 'Slot Clock Configuration' and 'Function Level Reset'.

The 'OK' and 'Cancel' buttons are at the bottom right.

图 2-3 IP GUI 第二页 Capability 1 图示(RC)



Physical Functions

1. Physical Function 0

Physical Function 0 默认勾选。

PF0 MAX Payload Size 默认是 2048 Bytes, 用户可选为 128/256/512/1024/2048 Bytes。

Extended Tag Field 默认勾选, 用户可以选择不勾选。Extended Tag Filed 将应用于所有的 Physical Function 和 Virtual Function。

2. Physical Function 1(EP Only)

Physical Function 1 默认是不勾选, 用户可以选择不勾选。当用户使能 Physical Function 1 时, 用户将会得到 2 个 Physical Function, 这个 PCIe Device 就变成了多功能设备。

PF1 MAX Payload Size 默认是 2048 Bytes, 用户可选为 128/256/512/1024/2048 Bytes。

Virtual Functions(EP Only)

1. PF0-VFs

想要使用 PF0 的 VF, 请先使能 SR-IOV, 然后选择 Number of VFs。Number of VFs 可选为 1/2。

用户可以设置 VFs Device ID, 这个 ID 将作用于 PF0 的所有 VF。

2. PF1-VFs

只有 Physical Function 1 被使能时, PF1_VFs 才可以被用户设置。

想要使用 PF1 的 VF, 请先使能 SR-IOV, 然后选择 Number of VFs。Number of VFs 可选为 0/1/2。

用户可以设置 VFs Device ID, 这个 ID 将作用于 PF1 的所有 VF。

Power Management

1. PM CAP Reg

PM Capability 中, D1 support 默认被勾选, D2 support 默认不勾选, 两者都允许用户选择不勾选。

2. PME Support(EP Only)

PM Capability 中, D0/D1/D2/D3hot 的 PME 默认不勾选, 都允许用户选择不勾选。另外, D3cold 的 PME 是使能的, 但没有在 IP GUI 上呈现出来。

当用户想分别使能 D1、D2 时, 请先在 PM CAP reg 里分别使能 D1 support、D2 support。

3. ASPM Support

PCIe 本地电源管理机制, 默认是 No ASPM。No ASPM/L0s/L1/L0s and L1, 允许用户四选一。

1) 四. Other PCIe Capability

Slot Clock Configuration 和 Function Level Reset 默认都是不勾选，允许用户选择勾选。

如果用户使能了多个 Physical Function 或多个 Virtual Function，且想精准控制每个 Function 的复位，请使能 Function Level Reset；否则，请勿选中。

2.1.3 第三页 Capability 2

Capability 2 的界面如下图所示，分为 Interrupt 和 Extended Capability 两部分。




图 2-4 IP GUI 第三页 Capability 2 图示 (EP)




图 2-5 IP GUI 第三页 Capability 2 图示 (RC)

Interrupt (EP only)

Interrupt 下面有 4 个子页，分别是 PF0、PF1、PF0-VFs 和 PF1-VFs。PF0 是 Physical Function 0 的简称，同样的，PF1 是 Physical Function 1 的简称，PF0-VFs 和 PF1-VFs 分别是 PF0 和 PF1 所有的 Virtual Function 的简称。

1. PF0 和 PF1

对 PF0 和 PF1，用户的可设置分为 INT Pin、MSI 和 MSI-X。

(1) INT Pin

INT Pin 兼容了 PCI 的中断机制。

当只有 PF0 被使能时，PF0 的 INT pin 为用户可配置为 None 或 INTA，默认为 None。

当 PF0 和 PF1 都被使能时，PF0 和 PF1 的 INT 默认都为 None，可选为 None、INTA、INTB、INTC 和 INTD。

(2) MSI

PF0 的 MSI 默认为不使能，可选为使能或不使能。



当 PF1 被使能时，PF1 的 MSI 默认为不使能，可选为使能或不使能。当 PF1 不被使能时，PF1 的 MSI 不可设置。

Vector 默认是 4，用户可选为 1/2/4/8/16/32。此值指示了软件可配连续中断的个数。

64 bit address 默认不被使能，用户可选为使能或不使能。

Per-Vector Masking 默认使能，不可设置。

(3) MSI-X

PF0 的 MSI-X 默认为不勾选，可设为不勾选。

当 PF1 被使能时，PF1 的 MSI-X 默认为不勾选，可设为勾选。当 PF1 不被使能时，PF1 的 MSI-X 不可设置。

MSI-X Table 的 Table Size、Table Offset 和 MSI-X PBA 的 PBA Offset 需要用户输入。MSI-X Table 的 BAR Indicator 和 MSI-X PBA 的 PBA BAR Indicator，用户可以通过下拉菜单选择。

2. PF0-VFs 和 PF1-VFs

PF0-VFs 和 PF1-VFs 的 MSI-X Table 和 PBA 的设置，请参考 PF0 和 PF1 的 MSI-X。

Extended Capability

以下扩展能力寄存器，分别针对 Physical Function 0 和 Physical Function 1 进行设置。

当 Physical Function 1 没有被使能时，PF1 的扩展能力寄存器无法被用户设置。

1. AER Capability

AER Capability 默认被使能，不可设置。ECRC Generation 和 ECRC Check 默认不使能，用户可选。这个选项是用来设置是否产生或检查 PCIe 的 TLP Digest。

2. Device Serial Number Capability

Device Serial Number Capability 默认不使能，用户可以选为使能或不使能。

具体的 Serial Number 的设置，请参考《UG913_安路科技 PH1A 系列 FPGA PCIE 用户手册》的寄存器表格。

3. ARI Capability (EP Only)

ARI Capability 默认不使能，用户可以选为使能或不使能。

4. SR-IOV Capability (EP Only)

SR-IOV Capability 不需要用户单独选择。当 Physical Function 0 的 SR-IOV 或 Physical Function 1 的 SR-IOV 被使能时，PF0 的 SR-IOV Capability 或 PF1 的 SR-IOV Capability 就会被自动设置为使能。



5. TPH Capability

TPH Capability 默认不使能，用户可以选为使能或不使能。

6. Secondary PCIe Capability

Secondary PCIe Capability 无需单独设置。当用户选择 PCIe Generation 为 Gen1 或 Gen2 时，此 Capability 不被使能；当用户选择 PCIe Generation 为 Gen1 或 Gen2 时，此 Capability 自动使能。

7. ATS Capability (EP Only)

ATS Capability 默认不使能，用户可以选为使能或不使能。

ATS 是为 SR-IOV 服务的，用户在选择 ATS 时，请确认 SR-IOV 已经被使能。

8. LTR Capability (EP Only)

Latency Tolerance Reporting Capability (LTR) 默认不使能，用户可以选为使能或不使能。

9. PRS Capability (EP Only)

PRS Capability 默认不使能，用户可以选为使能或不使能。

10. DPA Capability (EP Only)

DPA Capability 默认不使能，用户可以选为使能或不使能。

如果用户设计里需要 PCIe 板卡有电源功率协商功能，请使能 DPA Capability。

11. RTR Capability

RTR Capability 默认不使能，用户可以选为使能或不使能。

RTR 是 Readiness Time Reporting 的缩写。如果用户需要 PCIe 设备有特别的配置时间需求，请使能 RTR Capability。

12. RAS DES Capability

RAS D.E.S. Capability 默认不使能，用户可以选为使能或不使能。

不建议用户选中此选项。如果用户需要做可靠性测试，比如注入错误、做统计等，请在公司技术人员的指导下使用。



2.1.4 第四页 ID and Class

ID and Class 页里有 2 个子页--PF0、PF1。也就是说 Physical Function 0 和 Physical Function 1，可以设置各自的 ID 和 Class Code。

The screenshot shows the 'ID and Class' configuration page for PF0. The page is divided into two main sections: 'ID Init Values' and 'Class Code'.

ID Init Values:

- Vendor ID: 1EDE (16'h0000~FFFF)
- Device ID: ABCD (16'h0000~FFFF)
- Revision ID: 00 (8'h00~FF)
- Subsystem Vendor ID: 0000 (16'h0000~FFFF)
- Subsystem Device ID: 0000 (16'h0000~FFFF)

Class Code:

- Base Class Menu: Unclassified device (8'h00~FF)
- Sub-Class Menu: RAM memory (8'h00~FF)
- Interface Value: 00 (8'h00~FF)
- Class Code: 000000 (24'h000000~FFFFFF)

At the bottom right, there are 'OK' and 'Cancel' buttons.

图 2-6 IP GUI 第四页 ID and Class 图示 (EP)



ID Init Values		
Vendor ID:	1EDB	16' h0000~FFFF
Device ID:	ABCD	16' h0000~FFFF
Revision ID:	00	8' h00~FF
Subsystem Vendor ID:	0000	16' h0000~FFFF
Subsystem Device ID:	0000	16' h0000~FFFF

Class Code		
Base Class Menu:	Bridge	
Base Class Value:	06	8' h00~FF
Sub-Class Menu:	Host bridge	
Sub-Class Value:	00	8' h00~FF
Interface Value:	00	8' h00~FF
Class Code:	060000	24' h000000~FFFFFF

图 2-7 IP GUI 第四页 ID and Class 图示 (RC)

ID Init Values

1. Vendor ID

Vendor ID 需要用户输入 4 位十六进制值。默认的 Vendor ID 是 1EDB，为公司专属的 Vendor ID。

PCI-SIG 组织统一编制各厂商的 Vendor ID。Vendor ID 作为 PCI 设备身份的标识，是唯一的。

2. Device ID

Device ID 需要用户输入 4 位十六进制值。

Device ID 是设备本身代码的标识。如果用户要区别自己的不同型号的设备。

3. Revision ID

Revision ID 需要用户输入 2 位十六进制值，是用户设计的修订版本号。

4. Subsystem Vendor ID



Subsystem Vendor ID 需要用户输入 4 位十六进制数值。

跟 Vendor ID 类似的，Subsystem Vendor ID 是 PCI-SIG 组织认证的子系统制造厂商的标识码。作为 PCI 子系统身份的标识，也是唯一的。

5. Subsystem Device ID

Subsystem Device ID 需要用户输入 4 位十六进制数值。

Subsystem Device ID 是子系统代码的标识，用来区别自己的不同型号的子系统。

Class Code

系统会通过读 Class Code 来判断 PCIe Device 存在不存在。全 0，系统会判定设备不存在。因此，请一定要设置 Class Code，不要保持 Class Code 默认为“Unclassified device”，即全 0。

另外，系统会通过 ID 和 Class Code 来加载设备驱动。

IP 界面里提供了最新的 Class Code/Sub-Class Code 的可选项，根据用户选择设备的类型，Class Code/Sub-Class Code 就会自动显示。Class Code、Sub-Class Code 和 Programming Interface Value 一起，显示在最下面的 Class Code 文本框里。

1. Base Class Menu 和 Base Class Value

用户选 Base Class Menu 下拉菜单，Base Class Value 的 2 位十六进制值就自动出现在文本显示框中，同时也作为 Class Code 的前 2 位十六进制数显示在 Class Code 的文本框里。

如果 Device Type 选中为 Root Port of PCI Express Root Complex，Base Class Menu 只能选择为 Bridge (06H)。

2. Sub-Class Menu 和 Sub-Class Value

Base Class 下细分为一个或多个 Sub-Class。

用户选 Sub-Class Menu 下拉菜单，Sub-Class Value 的 2 位十六进制值就自动出现在文本显示框中，同时也作为 Class Code 的中间 2 位十六进制数显示在 Class Code 的文本框里。

3. Interface Value

Sub-Class 下细分为一个或多个 Programming Interface。

Interface Value 需要用户输入 2 位 Programming Interface 十六进制数值。

Programming Interface 因为选择项太多，本 IP 没有提供 Programming Interface 下拉菜单。



2.1.5 第五页 BAR

对于 EP 设备, PH1A PCIe 硬核的 PF0 和 PF1 提供了 BAR0/BAR2/BAR4/Expansion ROM, PF0-VFs 和 PF1-VFs 提供了 BAR0/BAR2/BAR4 给用户使用。

对于 RC 设备, PH1A PCIe 硬核的 PF0 提供了 BAR0/Expansion ROM 用户使用。

PF0

PF1

PF0-VFs

PF1-VFs

☒ BAR 0

TypeMemory64 bitPrefetchable

Size2^0M Bytes

Valueffff0000(Hex)

Local BusELBI (convenient bus for register access)

☒ BAR 2

TypeMemory64 bitPrefetchable

Size2^0M Bytes

Valueffff0000(Hex)

Local BusOther TX/RX Bus (High bandwidth bus)

☒ BAR 4

TypeIO64 bitPrefetchable

Size2^4Bytes

Valueffffffff1(Hex)

Local BusOther TX/RX Bus (High bandwidth bus)

☐ Expansion ROM

Size2^1K Bytes

Valueffffff800(Hex)

Local BusOther TX/RX Bus (High bandwidth bus)

☐ BAR 1

TypeMemory

Size2^6K Bytes

ValueFFFFFF0000(Hex)

Local BusOther TX/RX Bus (High bandwidth bus)

☐ BAR 3

TypeMemory

Size2^6K Bytes

ValueFFFFFF0000(Hex)

Local BusOther TX/RX Bus (High bandwidth bus)

☐ BAR 5

TypeMemory

Size2^6K Bytes

ValueFFFFFF0000(Hex)

Local BusOther TX/RX Bus (High bandwidth bus)

图 2-8 IP GUI 第五页 BAR 图示 (EP)



PCIe Basic Capability 1 Capability 2 ID and Class **BAR** Port Control Summary

PFO

☒ BAR 0

Type: Memory ☐ 64 bit ☐ Prefetchable

Size: 2⁰ M Bytes

Value: ffff0000 (Hex)

Local Bus: Other TX/RX Bus (High bandwidth bus)

☐ Expansion ROM

Size: 2¹ K Bytes

Value: ffff800 (Hex)

Local Bus: Other TX/RX Bus (High bandwidth bus)

图 2-9 IP GUI 第五页 BAR 图示 (RC)

BAR setting

如果用户把 Device Type 设置为 PCI Express Endpoint, BAR0~5 的 Type 只能选为 memory; 如果用户把 Device Type 设置为 Legacy PCI Express Endpoint, BAR0~5 的 Type 可选为 memory 和 IO。

首先, 用户可以单独使能 BAR0~5 中的一个或多个。

当 BAR0/2/4 的 Type 为 Memory 时, 64-bit 可被使能或不使能, Prefetchable 可被选为使能或不使能。当 BAR0/2/4 为 IO 时, 64-bit 不能勾选, Prefetchable 不能勾选。Size 的可选范围是 2⁷ (128) Bytes 到 2¹ (2) G Bytes; 当 BAR0/2/4 为 IO 时, Size 的可选范围是 2² (4) Bytes 到 2⁸ (256) Bytes。

当 BAR1/3/5 的 Type 只能为 Memory, 且 Size 的只能选择 2⁶ Kbytes。

Device Type 设置为 PCI Express Endpoint 或 Legacy PCI Express Endpoint 时。用户可以选择每个 BAR 的数据通路, Local Bus 选择 ELBI (convenient bus for register access) 和 Other TX/RX Bus (High bandwidth bus)。只能存在一个 BAR, 使用 ELBI 总线, 其他均使用 Other TX/RX Bus。

Device Type 设置为 Root Port of PCI Express Root Complex 时, 仅有 BAR0 被使能, 且无法使用 ELBI 总线。

用户设置完以上的选项后, BAR Value 就以十六进制数自动显示在 Value 后的文本框里, 供用户参考。

Expansion ROM

用户可以通过选择框来使能 Expansion ROM。

Expansion ROM Size 的设置范围是 2¹ (2) Kbytes~2⁴ (16) Mbytes。用户设置好 Size 后, BAR Value 就以十六进制数自动显示在 Value 后的文本框里, 供用户参考。



2.1.6 第六页 Port Control

要详细了解 PCIe 硬核端口，请阅读《UG913_安路科技 PH1A 系列 FPGA PCIe 用户手册》。本 IP 的 Port Control 页，便于用户选择所需端口。PH1A PCIe 硬核，有多个端口组。请用户在详细了解端口的用法之后，设置本页的选项。

PCIe Basic	Capability 1	Capability 2	ID and Class	BAR	Port Control
TX port Control ☒ XALIO ☐ XALI1 RX port Control ☒ TRGT1 (Posted/Non Posted TLP) ☒ BYPASS (Completion TLP) Interrupt ☐ Legacy INT ☐ MSI ☐ MSI-X Other Interfaces ☒ ELBI Signals ☐ DEI Signals ☐ Vendor-Defined Message Signals ☐ LTR Message Generation Signals ☐ Power Management Signals ☐ Configuration Info Signals ☐ Debug Signals ☐ RAS D.E.S Related Signals ☐ FLR (Function Level Reset) Signals ☐ ROM Validation Signals					

图 2-10 IP GUI 第六页 Port Control 图示 (EP)

PCIe Basic	Capability 1	Capability 2	ID and Class	BAR	Port Control
TX port Control ☒ XALIO ☐ XALI1 RX port Control ☒ TRGT1 (Posted/Non Posted TLP) ☒ BYPASS (Completion TLP) Interrupt ☒ Legacy INT ☐ MSI ☐ MSI-X Other Interfaces ☐ DEI Signals ☐ Vendor-Defined Message Signals ☐ Power Management Signals ☐ Configuration Info Signals ☐ Debug Signals ☐ RAS D.E.S Related Signals ☐ FLR (Function Level Reset) Signals ☐ ROM Validation Signals					

图 2-11 IP GUI 第六页 Port Control 图示 (RC)

TX Port Control

XALIO 默认使能，XALI1 默认不使能，两者用户都可选使能或不使能。



用户发送 TLP request 或 Completion, 需要用 XALIO/XALI1, XALIO 对应 Client0 总线接口, XALI1 对应 Client1 总线接口。

XALIO/XALI1 的异同和用法, 请参考《UG913_安路科技 PH1A 系列 FPGA PCIE 用户手册》。

RX Port Control

TRGT1 和 BYPASS 默认是使能的, 用户可选使能或不使能。

TRGT1 是用于接收对端的 TLP Request, BYPASS 是用于接收对端的 Completion。

Interrupt

Interrupt 端口控制包括 MSI/MSI-X/Legacy INT, 但这 3 个选项无需用户手动设置。如果用户在 Capability 2 这一页中设置了 INT Pin/MSI/MSI-X, 相应的 Legacy INT/MSI/MSI-X 端口就会被自动使能。

对于 RC 设备, PH1A PCIe 硬核提供了 legacy int 的中断检测, MSI/MSI-X 相关需要用户在 fabric 逻辑处理。

Other Interfaces

1. ELBI Signals

使能 ELBI 总选, ELBI Signals 无须用户设置。当用户在 BAR 界面中选中 ELBI 总选通路, ELBI 就自动被使能; 当所有的 BAR 都未使用 ELBI 总选时, ELBI 就会自动被设置为不使能。

2. DBI Signals

DBI Signals 默认使能。

用户通过 DBI 端口来访问 PCIe 硬核的配置空间。配置空间寄存器表格, 请阅读《UG913_安路科技 PH1A 系列 FPGA PCIE 用户手册》的附录。

3. Vendor-Defined Message Signals

Vendor-defined Message Signals 默认不使能, 用户可选为使能或不使能。

如果用户使用了 Vendor-defined Message, 请使能本端口控制信号。

4. LTR message Generation Signals(EP Only)

LTR message Generation Signals 默认是不使能的, 用户可选为使能或不使能。

PH1A PCIe 硬核提供了产生 LTR message 的专用端口, 简单易用, 可以很方便的产生 LTR Message。

5. Power Management Signals

Power Management Signals 默认不使能, 用户可选为使能或不使能。



用户可以通过这些端口直接控制 PCIe 硬核的功耗模式。

6. Configuration Info Signals

Configuration Info Signals 默认不使能，用户可选为使能或不使能。

当 Configuration Info Signals 被使能时，跟配置信息相关的端口，将被呈现给用户。

7. Debug Signals

Debug Signals 默认不使能，用户可选为使能或不使能。

当 Debug Signals 被使能时，跟调试相关的端口将会被呈现给用户。

8. RAS D.E.S. Signals

RAS D.E.S. Signals 默认不使能，用户可选为使能或不使能。

当 RAS D.E.S. Signals 被使能时，测试硬核相关的端口，将被呈现给用户。

9. FLR Signals

FLR Signals 默认不使能，用户可选为使能或不使能。

当用户需要对 PF 或 VF 做复位的精准控制时，请使能 FLR Signals。

10. ROM Validation Signals

ROM Validation Signals 默认不使能，用户可选为使能或不使能。

当 ROM Validation Signals 被使能时，用户可以通过这些端口来便捷的获得 Expansion ROM 的状态和细节。



2.1.7 第七页 Summary

此界面主要用来展示用户的配置，包括 Device Type, 中断类型，物理 Lane 位置等。Summary 界面不包含任何配置项，仅对前面几页最重要的配置或状态信息进行展示，便于客户在定制化 PCIe IP 时，总结配置的重要选项。




图 2-12 IP GUI 第七页 Summary 图示

Target Device

显示当前 PCIe IP 所属 FPGA 器件。

IP Module Name

PCIe IP 模块名称。

Device Type

PCIe IP 选择的 PCIe 类型，共三种可选，分别为 PCI Express Endpoint, Legacy PCI Express Endpoint, Root Port of PCI Express Root Complex。

**Max Speed Support**

最大支持的 PCIe 协商速度。

Max Width Support

最大支持的 PCIe 协商位宽。

Max Payload Size Support

最大支持的 PCIe 有效数据载荷量。

PFn_Enabled

PFn 是否被使能，PF0 必须被使能。

PFn_ID (Hex)

PFn 的 Vendor ID 和 Device ID，两个 ID 组成 32 位，16 进制显示。

PFn_Class_Code

PFn 的 Sub-Class Menu。

PFn_BAR

PFn 当前被使能的 BAR。

PFn_VFs

PFn 所属的 VF 个数，如果没有使能 SR-IOV，则不显示。

PCIe Logic Lane0/1/2/3

指示 PCIe 控制器的逻辑 Lane 与物理 Lane 的对应关系。Link Width 选择 X1 时，只显示 PCIe Logic Lane0；X2 时，只显示 PCIe Logic Lane0/1；X4 时，只显示 PCIe Logic Lane0/1/2/3。

Reference Clock Frequency

显示当前 PCIe IP 使用的物理参考时钟频率和位置。



2.2 生成的文件

IP 通过图形界面用户选择配置的不同，会生成不同的配置文件，假设 PCIe IP 名称为 `pcie`，具体文件名以及生成规则如下：

表 2-1 PCIe IPGen 生成文件表

文件名	描述	备注
<code>pcie.ipc</code>	PCIe IP 图形化界面配置文件，可直接使用 TD 打开	默认生成
<code>pcie.v</code>	PCIe IP 可实例化 verilog 文件，包含 PCIe 硬核。如果使能 Include Pipeline Logic，会额外包含 PCIe 硬核的初始化以及时序优化逻辑。	
<code>pcie.txt</code>	PCIe IP 配置信息	
<code>pcie.dat</code>	PCIe IP 配置信息二进制数据，用于存储在 ROM 中，复位后重新读取 PCIe IP 配置信息并通过 DBI 总线写入到 PCIe 硬核中	使能 Export DAT File
<code>pcie_ph1_dbi_init_mux.v</code>	PCIe 硬核自恢复模块，用于复位后，将 PCIe 的配置信息，重新写入到 PCIe 硬核中	使 能 Include Pipeline Logic
<code>pcie_ph1_pcie_basic_top.v</code>	PCIe 硬核数据接口打拍逻辑，有助于 PCIe 硬核接口处时序收敛	
<code>pcie_ph1_pcie_cfg_rom.v</code>	存储 PCIe 配置信息的 ROM	
<code>pcie_ph1_pcie_clock_ctrl.v</code>	PCIe 硬核输出时钟链路优化，根据当前链路协商的速度和位宽，动态配置 PLL	
<code>pcie_ph1_pcie_core_pll.v</code>	PLL，用于减少 PCIe 硬核输出时钟的 clock skew	
<code>pcie.adc</code>	包含 pll 和 sclk 的位置信息	
<code>pcie.sdc</code>	约束 PCIe 硬核输出时钟，以及 PLL 输出时钟	



3 IP 例化流程

本流程以实际案例的形式，介绍如何生成 IP、如何使用生成的 IP、以及注意事项等。

1. 打开软件，启动 IP Catalog 图形界面，如下图。




图 3-1 IP Catalog 界面

2. 双击 PCI Express，填写 IP 文件输出路径以及 IP 名称，点击 OK，即可进入 PCIe IP 配置界面。




图 3-2 输入文件名和存放路径

3. 配置完 PCIe IP 后，点击 OK，TD 软件会生产 PCIe IP 相关文件，存放在之前指定的目录。

4. 生成完毕，TD 软件会弹出对话框，提示用户是否要把生成的.v 文件添加到当前的 TD 工程。如果用户需要添加，请勾选生成的.v 文件，并点击选择“**Yes**”；否则，请点击“**No**”。




图 3-3 询问是否添加 TD 工程的提示界面



4 IP 应用注意事项

4.1 实施注意事项

4.1.1 约束

PH1A 的 PCIe 硬核的位置是固定的，因此不需要位置约束。

PH1A 的 `core_clk` 在 Gen1/Gen2/Gen3 时，分别是 62.5/125/250MHz。如果用户使能 `Include Pipeline Logic`，IP 在生成时，会自动生成 `sdc` 文件约束 `core_clk`，否则需要用户对此时钟做频率或周期约束。

4.1.2 txt 文件

IP 生成 `.v` 的同时，会生成要给同名的 `.txt` 文件。请确保这两个文件是放在同一个目录下。如果同名的 `.txt` 文件未被 TD 软件检测到，用户配置 PCIe 的信息将不会出现在位流文件里。

4.1.3 dat 文件

PCIe IP 的配置信息是由 IP GUI 生成的 `.txt` 文件来控制的，当 FPGA 上电后，会从 `bit` 流中自动加载 `.txt` 文件信息，如果复位 PCIe IP，会清空 PCIe 的配置信息，导致 PCIe IP 处于上电默认状态。

PCIe GUI 提供了一种 PCIe 自恢复方案，将 `dat` 文件用作 Rom 的 `init file`，且在 PCIe IP 复位后，将 Rom 中的信息通过 DBI 写入到 PCIe IP 中，即可实现自恢复，需要使能 `Include Pipeline Logic`。

4.2 仿真注意事项

PH1A PCIe 生成 `.v` 文件，顶层携带“`SIM_DMOE`”参数，用户需要在仿真时，设置为 1；在实现时，设置为常 0。

4.2.1 库的编译

PH1A PCIe 的仿真文件是 `.sv` 文件，但是其中包含了 `.sv` 的模块。因此，建议用户在编译库的时候，请选中 `System Verilog` 支持。对应 PH1A400，无论封装，仿真模型为 `ph1a_phy_pcie_v2.sv`，对应 PH1A90 和 PH1A180，无论封装，仿真模型为 `ph1a_phy_pcie_v3.sv`。

4.2.2 配置文件

有些仿真软件，比如 `Modelsim` 或 `Questa`，需要把 IP 生成的 `.txt` 和 `.dat` 文件拷贝到仿真目录下，这样配置信息才能被加载到仿真模型，从而获得跟上板一致的仿真功能。



版本信息

日期	版本	修订记录
2020/12/29	1.0	首次发布中文版
2021/06/24	1.1	支持 PH1A400 器件
2021/12/16	1.2	1. 支持 RC 选项 2. 增加 DAT 文件输出选项
2022/11/14	1.3	1. 删除 Clock Aligner 相关描述 2. 增加对 PH1A90SBG484 器件 PCIe 支持 3. 将文档中的 PH1 统一更为 PH1A 4. 更新文档免责声明
2024/03/19	1.4	1. 增加 Include Pipeline Logic 说明 2. 增加 Summary 界面的说明 3. 增加对 PH1A90SBG484 器件 PCIe 支持
2024/04/17	1.5	1. 删除 PCIe AUX Clock Frequency 中 100Mhz 选项 2. 4.2 章节增加对 SIM_MODE 参数说明

版权所有©2024 上海安路信息科技股份有限公司

未经本公司书面许可，任何单位和个人都不得擅自摘抄、复制、翻译本文档内容的部分或全部，并不得以任何形式传播。

免责声明

本文档并未授予任何知识产权的许可，并未以明示或暗示，或以禁止发言或其他方式授予任何知识产权许可；本文档仅为向用户提供使用器件的参考，协助用户正确地使用安路科技产品之用，其著作权归安路科技所有；本文档所展示的任何产品信息均不构成安路科技对所涉产品或服务作出任何明示或默示的声明或保证。

安路科技将不定期地对本文档进行更新、修订。用户如需获取最新版本的文档，可通过安路科技的官方网站（网址为：<https://www.anlogic.com>）自行查询下载，也可联系安路科技的销售人员咨询获取。